

המרכז האקדמי לב

**הפקולטה להנדסה ומדעי המחשב
החוג להנדסת חשמל ואלקטרוניקה**

פרויקט גמר באלקטרוניקה

מערכת משובצת לזיהוי נפילות בזמן אמת:

**קליטת תמונה בזמן אמת ממצלמת OV7670 והצגתה דרך
כרטיס Artix-7 על מנת לאפשר עיבוד תמונה לזיהוי
עמידה ממושכת לחולי דמנציה.**

**מגיש: יוסי ברים
מנחה: מר ערן שלום**

תודות

תקציר (Abstract)

[תקציר הפרויקט בעברית המחולק ל-4 פסקאות: רקע, שיטות, תוצאות ומשמעות...]

תוכן העניינים

7	1 מבוא
7	1.1 רקע ומוטיבציה
7	1.2 מטרת הפרויקט
7	1.3 גישה לפתרון וחלוקת עבודה
9	2 רקע תיאורטי וסקירת ספרות
10	3 פיתוח ושיטות
10	4 תוצאות
10	4.1 אימות לוגי ModelSim
10	4.2 אימות חומרה פיזי ILA
11	5 דיונים
11	5.1 ניתוח בעיות סנכרון ואתגרי Crossing Domain Clock
11	5.2 השוואה ארכיטקטונית: חומרה ייעודית (FPGA) מול תוכנת קצה (Edge AI)
12	6 מסקנות וסיכום
14	א' נספח א': קוד המקור - בקר תצוגה (VHDL)
14	ב' נספח ב': קוד המקור - אימות סימולציה (Testbench)

רשימת האיורים

רשימת הטבלאות

1 מבוא

1.1 רקע ומוטיבציה

אוכלוסיית העולם המבוגרת גדלה בקצב מהיר, ועימה עולה שיעור האנשים המתמודדים עם בעיות זיכרון וירידה ביכולות הקוגניטיביות. אחת הבעיות המשמעותיות באוכלוסייה זו היא הקושי בהתנהלות בטוחה בסביבה הביתית. תופעה מסוכנת נפוצה היא עמידה ממושכת ללא שימת לב לעייפות המצטברת, מה שעלול להוביל לניסיון התיישבות פתאומי ללא ודאות שקיים כיסא מאחור, וכתוצאה מכך – לנפילות ופציעות חמורות. במקרים רבים, ההשלכות הפיזיות של נפילות אלו פוגעות באיכות החיים בצורה אנושה.

קיים אפוא צורך מהותי בפיתוח מערכות ניטור אוטומטיות, אשר לא ידרשו מהמטופל לשאת חיישנים לבישים (Wearables), אלא יתבססו על ניתוח המרחב באמצעות מצלמות ועיבוד תמונה מתקדם בשולי הרשת (Edge Computing).

1.2 מטרת הפרויקט

מטרתו המרכזית של הפרויקט היא לפתח פלטפורמת חומרה יציבה, מקבילית ויעילה, המנהלת את מסלול הנתונים השלם (Data Path) – החל מקליטת התמונה ממצלמת ה-OV7670, דרך אגירתה בזיכרון, ועד להצגתה הרציפה. הדגש המרכזי בפיתוח המערכת על גבי רכיב FPGA הוא היכולת לעבד את הנתונים הוויזואליים בזמן אמת, יכולת זו מהווה יתרון קריטי וחסר תחליף עבור מערכת ניטור רפואית הנדרשת להגיב באופן מיידי לאירועי חירום, כדוגמת נפילת מטופל. הפלטפורמה נועדה להוות תשתית חומרתית איתנה, שעליה ניתן יהיה להריץ מערכת התראות אוטונומית מתקדמת. עבודה זו מתמקדת בתכנון מסלול הנתונים לתצוגה, פתרון אתגרי הסנכרון הפנימיים, וביצוע אימות לוגי ופיזי מחמיר.

1.3 גישה לפתרון וחלוקת עבודה

פיתוח המערכת מתבסס על קוד תשתיתי שפותח בעבר על ידי סטודנט קודם. כמו כן, אימות התכן בחלק של קליטת הנתונים – מהמצלמה ועד לזיכרון התמונה (BRAM) – בוצע והושלם על ידי סטודנט נוסף בעבר.

העבודה הנוכחית מתמקדת בהשלמת מסלול הנתונים, הוספת שכבת זיהוי התנועה, והתוויית הארכיטקטורה לזיהוי חכם. תהליך זה התבצע כרונולוגית ופונקציונלית באופן הבא:

□ 1. **אימות תכן תצוגה וחומרה (יוסי בריס - חלק ראשון):** שלב זה מתמקד באימות מחמיר של מסלול הנתונים מהזיכרון ועד להצגה על המסך. התהליך מוצג דרך מימוש ובחינה של פרוטוקול ה-VGA, ומבוצע בשני רבדים: תחילה אימות ברמת הקוד (Source) והלוגיקה באמצעות כלי הסימולציה ModelSim, ולאחר מכן ולידציה של החומרה הפיזית עצמה בשלב ה-Post-Silicon באמצעות כלי ה-ILA מבית Vivado.

□ 2. **עיבוד תמונה גולמי וגילוי תנועה (אלעד אסבג):** לאחר הבטחת יציבות מסלול הנתונים, שולבה לוגיקה לזיהוי שינויים במרחב הפיקסלים (Frame Differencing). שכבה זו מתריעה על כל תנועה במרחב.

□ 3. **שדרוג ארכיטקטוני לבינה מלאכותית (יוסי ברים - חלק שני):** כדי לתת מענה לאתגר התראות השווא, מוצעת ארכיטקטורה המשלבת מודל בינה מלאכותית (AI) שתפקידו לברור ולזהות ספציפית דמות אדם מתוך סך השינויים שעליהם המערכת כבר יודעת להתריע, הקונספט הומחש והוכח מעשית (PoC) בסביבת תוכנה על גבי Pi Raspberry , ברמת FPGA- יישום זה מוצג כהצעה ארכיטקטונית עתידית (תכנון HW/SW משולב עם מעבד פנימי)

2 רקע תיאורטי וסקירת ספרות

3 פיתוח ושיטות

4 תוצאות

4.1 אימות לוגי ModelSim

4.2 אימות חומרה פיזי ILA

5 דיונים

5.1 ניתוח בעיות סנכרון ואתגרי Crossing Domain Clock

5.2 השוואה ארכיטקטונית: חומרה ייעודית (FPGA) מול תוכנת קצה (Edge AI)

References

- [1] OmniVision Technologies, ``OV7670/OV7171 CMOS VGA (640x480) CameraChip Sensor," Datasheet, 2006.
- [2] Digilent Inc., ``Nexys A7 FPGA Trainer Board Reference Manual," 2019.
- [3] A. G. Howard et al., ``MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications," *arXiv preprint arXiv:1704.04861*, 2017.

א' נספח א': קוד המקור - בקר תצוגה (VHDL)

ב' נספח ב': קוד המקור - אימות סימולציה (Testbench)